5月25日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会ISCAS 2026上，华为何庭波发表题为“半导体新路径探索与实践”的主旨演讲，同时在中国科学院科技论文预发布平台（ChinaXiv）发表署名论文《多层电子系统的时间缩微理论（A Time Scaling Theory for Multi-Layer Electronic Sys-tems）》。

这篇论文并不是一篇严格意义上的学术论文，也不是阐述了什么革命性的新发现新发明。这篇文章更像一篇工作总结。文章中一开始就阐明，所谓韬（τ）定律，是华为在根据2020年5月至2026年5月间投入批量生产的381块芯片的经验教训的基础上发展的科学方法论和工业路线图。这个理论是勤勤恳恳工作的结果，并不是什么突然的革命性突破。

何总的那篇论文非常浅显易懂，大家可以都下载看看。文中说：过去几十年，半导体工业只有一项工作：使晶体管更小。晶体管越小，芯片的体积越小，功耗越小，单个晶体管的成本越低。但今天，光刻工具正接近物理极限，制程升级后，每个晶体管的价格已经不再下降。制程升级已经没有降低成本的作用，只是提高性能。

ASML推出最新的High-NA EUV光刻机后，台积电没有着急采购，也是认为制程提升已经无法降低单个晶体管成本，买新的光刻机性价比不高。

华为被制裁后，无法获得先进的光刻机，面临的问题就是在制程节点固定的情况下，如何在单个芯片上持续实现代际性能提升？这篇论文就是回答这个问题。

如果我们看华为和高通的旗舰芯片，可以看到，用主频作为参考标准，华为在2020年发布的麒麟9000的性能已经超过全面超过了高通在2021年的骁龙 8 Gen1。如果没有制裁，华为今天在手机芯片上大概率是全球第一。

但是，随着华为遭遇严厉制裁，从2020年到现在，华为的芯片只是解决了有无问题，在严厉制裁下，把芯片做出来了。但性能上，华为的芯片是不仅反退。华为今天的芯片9030PRO的主频，还不如2020年的麒麟9000，更无法和高通最新的Gen 5相比。从某种意义上，因为制裁，华为的芯片从领先高通一年，到落后高通五年。

在芯片性能远远落后的情况下，华为的手机之所以还能保持良好的体验，主要靠极致的软硬件优化，为什么强推鸿蒙系统，也是这个原因。但软硬件优化也只是修修补补，无法改变芯片落后越来越多的现实。

何总这篇文章认为，华为找到了在现有制程限制提高性能的办法，不再原地踏步。这个办法就是LogicFolding（逻辑折叠），也给出了路线图。

按这个路线图，华为在2026年，终于可以推出一款主频达到2020年的麒麟9000芯片标准的芯片，主频上达到骁龙2021年左右的水平。随后，从2026-2029年，能跟上不掉队，维持一个和高通差不多的速度。在2029年，主频达到骁龙在2024年推出的Gen 4的水准，维持和高通的五年差距。

韬理论并不能让华为一下子超越高通，只是找到了不再原地踏步的办法。华为如果能顺利的应用这个韬理论，就可以在制程被锁死的情况下，和高通以差不多的速度向前跑，差距肯定还是存在的。

逻辑折叠这条路线会碰到很多问题，工艺复杂度飙升；散热困难很多；更重要的是，EDA工具完全重写：台积电、Synopsys、Cadence投资了几百亿美元的平面设计生态链，全要推倒重来。

台积电，Intel，三星可以用EUV光刻机，还可以通过继续缩小二维尺寸（2到1.4到1纳米）稳步获得性能提升。良率高、生态成熟、现金流好，为啥要换路线？目前半导体行业主要把堆叠用在难度更低的缓存（如AMD 3D V-Cache）和内存（HBM）上。没有人愿意尝试逻辑折叠。

西方芯片产业链，是由无数家公司构成，包括EDA设计软件，材料，设备，设计，制造，封装。整个产业链都是围绕制程提升来升级的。没有一家公司有能力说服产业链上所有公司一起调整技术路线。

因为华为被美国严厉制裁，西方产业链上的产品都无法使用，华为只能从零开始重新打造一条芯片产业链。这也给了华为能够推动整个芯片产业链尝试新技术路线的能力。

逻辑折叠并不是华为专属的定律，而是一条"夹缝中求生存"的工程路线，很悲壮，很无奈，难度很大。做成了，也只是能从原地踏步到跟着跑，差距还是存在。如前文所写，就算一切顺利，仅靠逻辑堆叠，麒麟2029年的主频，也只能达到高通在2024年的水平。

今天的华为，已经成为了中美科技竞争的主战力之一，身上寄托了太多国人的希望。因此不可避免染上了意识形态色彩。世人对华为的看法，也就两极分化。这篇论文本身是客观冷静的，但互联网上的情绪严重夸大了华为在技术上的突破。韬（τ）定律并不是革命性的技术突破，也不会彻底颠覆今天的半导体行业。

前面的部分似乎有点让人郁闷。韬（τ）定律不是颠覆性技术，但仍然可以称得上是中国半导体超越之路的一个关键里程碑，奠定了未来超越的基础。不过，要走的超越之路还很长。

未来超越的机会在哪里？

基于硅材料的先进制程是有物理极限的，极限就是1纳米左右，已经不远了。产业界预测2030-2035年的制程就会达到1nm的物理极限。换材料的难度，比搞逻辑折叠更难。

五年后，一旦传统半导体的几何缩微在1纳米附近彻底撞墙，全球所有巨头都将不得不集体转向3D堆叠的技术路线，开始研究逻辑折叠，他们都和华为一样，将面临极度考验散热设计、制造良率和重构EDA工具链的挑战。那时，华为应该已经积累了五年的经验，用逻辑折叠生产了数千万枚芯片。

如果2030-35年，中国搞出了EUV光刻机，在制程上达到2-3nm的水平，同时在逻辑折叠上有五年的技术积累。那时，EUV/先进制程加上逻辑折叠的技术积累，中国的半导体就有希望在五到十年后，站上世界之巅。

如果中国希望能不掉队，和世界水平维持一个五年的差距，也许，搞搞逻辑折叠就够了。如果中国真的希望超越，成为半导体行业的全球领导者，EUV光刻机 / 先进制程和先进堆叠缺一不可。